本書將IC設計實務經驗深入於範例探討，且每一範例均經過模擬驗證。除了基本的設計技巧外，亦說明多模組整合設計之技術。希望藉由此書帶領讀者進入以Verilog為主的各種相關設計領域中，熟悉Verilog語言全貌，更希望藉由它，幫助讀者完成各種晶片之設計。內容包含有：數位邏輯設計與Verilog發展沿革、Verilog設計風格與觀念、Verilog設計結構、閘層(GateLevel)描述、資料流描述設計、行為描述、函數及任務、自定邏輯電路與狀態機、Verilog程式設計技巧、電路的延遲時序設定、專題實務設計範例等，適合科大資工、電子、電機系教授「數位邏輯設計」、「數位邏輯設計實習」之課程或相關業界人士及有興趣之讀者使用。

譯者介紹

第1章　數位邏輯設計與Verilog發展沿革
1.1　電腦輔助設計與積體電路產業 1-2
1.2　硬體描述語言(Hardware Description Language, HDL) 1-4
1.3　積體電路晶片設計流程 1-5
第2章　Verilog設計風格與觀念
2.1　Verilog設計風格 2-2
2.1.1　設計者與變更原因 2-2
2.1.2　設計內文說明 2-2
2.1.3　設計過程注意事項 2-3
2.2　Verilog基本觀念 2-4
2.2.1　運算子(Operator) 2-5
2.2.2　註解說明(Comment)與空格(White space) 2-5
2.2.3　數字(Number) 2-6
2.2.4　字串(Strings) 2-8
2.2.5　識別字、關鍵字及系統函數(Identifiers, Keywords and Sy
2.2.6　將訊息顯示於標準之輸出 2-10
2.2.7　模擬監視 2-13
2.2.8　結束模擬 2-14
第3章　Verilog設計結構
3.1　設計方法(Design methodologies) 3-3
3.2　模組(Modules) 3-4
3.3　連接埠(Ports) 3-5
3.4　模組例證(Module instantiations) 3-8
3.5　資料型態(Data types) 3-9
3.5.1　數值集合 3-9
3.5.2　連接線(Nets) 3-10
3.5.3　暫存器(Registers) 3-11
3.5.4　向量(Vectors) 3-11
3.5.5　數字(Numbers) 3-12
3.5.6　參數（Parameters） 3-13
3.5.7　陣列(Array)與記憶體(Memory) 3-14
3.5.8　三態(Tri-state) 3-14
第4章　閘層(Gate Level)描述
4.1　and、or、nand、nor、xor及xnor閘 4-2
4.2　buf及not閘 4-4
4.3　實例說明 4-6
4.4　多工器(Multiplexer)實例 4-19
第5章　資料流描述設計(Dataflow Modeling)
5.1　連續指定(Continuous assignment ) 5-2
5.2　表示式(Expression) 5-3
5.2.1　常數值表示式 5-3
5.2.2　運算元(Operand) 5-4
5.2.3　運算子(Operators) 5-4
5.3　應用實例 5-22
5.3.1　3對8解碼器 5-22
5.3.2　4對2編碼器 5-24
5.3.3　4位元加法器 5-26
5.3.4　1對4解多工器 5-29
5.3.5　3位元多數(Majority)位元表決器 5-31
5.3.6　1位元全減器 5-33
第6章　行為描述
6.1　程序結構(Procedual constructs) 6-2
6.1.1　initial區塊 6-2
6.1.2　Always區塊 6-2
6.2　程序指定(Procedural assignment) 6-8
6.2.1　方塊程序指定 6-9
6.2.2　非...